Enabled and Triggered Subsystem

Подсистема, включение и запуск которой обеспечивается внешними входными портами.

Тип: SubSystem

Путь в библиотеке:

/Basic/Ports & Subsystems/Enabled and Triggered Subsystem

Описание

Блок Enabled and Triggered Subsystem представляет собой предварительно настроенный блок Subsystem, предназначенный для создания подсистемы, включение которой выполняется при следующих условиях:

управляющий сигнал включения Enable имеет положительное значение;
управляющий сигнал запуска Trigger имеет значение триггера.

enabled and triggered subsystem 1

Подробнее см. Триггируемая и активируемая (Triggered & Enabled Subsystem).

Порты

Вход

# In1 — входной сигнал в подсистему
скаляр | вектор | матрица

Details

Размещение блока In1 в подсистеме добавляет внешний входной порт. Метка порта совпадает с именем блока In1.

Используйте блоки In1 для получения сигналов из локальной среды.

Типы данных	`Float16`, `Float32`, `Float64`, `Int8`, `Int16`, `Int32`, `Int64`, `UInt8`, `UInt16`, `UInt32`, `UInt64`, `Bool`
Поддержка комплексных чисел	Нет

# Enable — входной сигнал, управляющий блоком
скаляр

Details

Размещение блока Enable в подсистеме добавляет внешний входной порт Enable.

Типы данных	`Float16`, `Float32`, `Float64`, `Int8`, `Int16`, `Int32`, `Int64`, `UInt8`, `UInt16`, `UInt32`, `UInt64`, `Bool`
Поддержка комплексных чисел	Нет

# Trigger — порт триггера
скаляр

Details

Размещение блока Trigger в подсистеме добавляет внешний входной порт Trigger.

Типы данных	`Float16`, `Float32`, `Float64`, `Int8`, `Int16`, `Int32`, `Int64`, `UInt8`, `UInt16`, `UInt32`, `UInt64`, `Bool`
Поддержка комплексных чисел	Нет

Выход

# Out1 — выходной сигнал из подсистемы
скаляр | вектор | матрица

Details

Размещение блока Out1 в подсистеме добавляет внешний выходной порт. Метка порта совпадает с именем блока Out1.

Используйте блоки Out1 для отправки сигналов в локальную среду.

Типы данных	`Float16`, `Float32`, `Float64`, `Int8`, `Int16`, `Int32`, `Int64`, `UInt8`, `UInt16`, `UInt32`, `UInt64`, `Bool`
Поддержка комплексных чисел	Нет

Ссылки

Практическая работа с архитектурой моделей в Engee

Дополнительные возможности

Генерация Си кода: Да

Генерация Verilog кода: Да