Документация Engee

While Iterator Subsystem

Подсистема, которая повторяет выполнение в течение текущего временного шага, пока логическое выражение истинно.

Тип: SubSystem

Путь в библиотеке:

/Basic/Ports & Subsystems/While Iterator Subsystem

Описание

Блок While Iterator Subsystem представляет собой предварительно настроенный блок Subsystem, предназначенный для создания подсистемы, которая повторяет выполнение в течение шага моделирования, пока выполняется логическое условие. Выполнение контролируется блоком While Iterator внутри подсистемы.

while iterator subsystem 1

Используйте блоки While Iterator Subsystem для моделирования:

  • эквивалентной блок-схемы цикла while или do-while;

  • итеративного алгоритма, который сходится к более точному решению после нескольких итераций.

Порты

Вход

# IC — исходное логическое условие
скаляр

Details

Размещение блока While Iterator, соединенного с блоком In1 в блоке подсистемы, добавляет этот внешний входной порт к блоку.

Типы данных

Float16, Float32, Float64, Int8, Int16, Int32, Int64, UInt8, UInt16, UInt32, UInt64, Bool

Поддержка комплексных чисел

Нет

# In1 — входной сигнал в подсистему
скаляр | вектор | матрица

Details

Размещение блока In1 в подсистеме добавляет внешний входной порт. Метка порта совпадает с именем блока In1.

Используйте блоки In1 для получения сигналов из локальной среды.

Типы данных

Float16, Float32, Float64, Int8, Int16, Int32, Int64, UInt8, UInt16, UInt32, UInt64, Bool

Поддержка комплексных чисел

Нет

Выход

# Out1 — выходной сигнал из подсистемы
скаляр | вектор | матрица

Details

Размещение блока Out1 в подсистеме добавляет внешний выходной порт. Метка порта совпадает с именем блока Out1.

Используйте блоки Out1 для отправки сигналов в локальную среду.

Типы данных

Float16, Float32, Float64, Int8, Int16, Int32, Int64, UInt8, UInt16, UInt32, UInt64, Bool

Поддержка комплексных чисел

Нет

Дополнительные возможности

Генерация Си кода: Да

Генерация Verilog кода: Да