Single Modulus Prescaler
|
页面进行中。 |
分频输入信号的频率的整数时钟分频器。
类型: SubSystem
|
图书馆中的路径: |
资料描述
座 Single Modulus Prescaler 将输入信号的频率除以一个可配置的整数值 ，将其传输到*div-by*端口。 在诸如锁相频率(PLL)系统的频率合成器电路中，这些预分频器对输出频率进行分频。 Ring Oscillator VCO 由整数。 在预分频器的输出端口处产生的较低频率与块的输入处的参考信号相当 PFD. 单模块预分频器也称为整数时钟分频器。
港口
输入
#
clk在
—
输入时钟频率
标量,标量
Details
输入时钟频率，设置为标量。 在PLL系统中，clk in*端口连接到块的输出端口 *Ring Oscillator VCO.
| 数据类型 |
|
| 复数支持 |
非也。 |
#
分区
—
输出和输入时钟频率之比
标量,标量
Details
输出和输入时钟频率之比，表示为整数标量。
| 数据类型 |
|
| 复数支持 |
非也。 |
