Документация Engee

Triggered Subsystem

Подсистема, выполнение которой инициируется внешним сигналом триггера.

Тип: SubSystem

Путь в библиотеке:

/Basic/Ports & Subsystems/Triggered Subsystem

Описание

Блок Triggered Subsystem представляет собой предварительно настроенный блок Подсистема, предназначенный для создания подсистемы, которая выполняется каждый раз, когда управляющий сигнал имеет значение триггера Порт триггера.

triggered subsystem 1

Используйте блок Triggered Subsystem для моделирования:

  • задач, которые выполняются при обнаружении значения триггера;

  • прерывания от оборудования ввода-вывода;

  • запроса процессора на обработку исключения или ошибки.

Порты

Вход

# In1 — входной сигнал в подсистему
скаляр | вектор | матрица

Details

Размещение блока Вход1 в подсистеме добавляет внешний входной порт. Метка порта совпадает с именем блока Вход1.

Используйте блоки Вход1 для получения сигналов из локальной среды.

Типы данных

Float16, Float32, Float64, Int8, Int16, Int32, Int64, UInt8, UInt16, UInt32, UInt64, Bool

Поддержка комплексных чисел

Нет

# Trigger — входной сигнал, управляющий блоком
скаляр | вектор | матрица

Details

Размещение блока Порт триггера в подсистеме добавляет внешний входной порт Trigger.

Типы данных

Float16, Float32, Float64, Int8, Int16, Int32, Int64, UInt8, UInt16, UInt32, UInt64, Bool

Поддержка комплексных чисел

Нет

Выход

# Out1 — выходной сигнал из подсистемы
скаляр | вектор | матрица

Details

Размещение блока Выход1 в подсистеме добавляет внешний выходной порт. Метка порта совпадает с именем блока Выход1.

Используйте блоки Выход1 для отправки сигналов в локальную среду.

Типы данных

Float16, Float32, Float64, Int8, Int16, Int32, Int64, UInt8, UInt16, UInt32, UInt64, Bool

Поддержка комплексных чисел

Нет

Дополнительные возможности

Генерация Си кода: Да

Генерация Verilog кода: Да