逻辑判决

二进制过程的输入处的阈值交叉检测器。

类型: SubSystem

图书馆中的路径:

/Mixed-Signal/Utilities/Logic Decision

资料描述

座 逻辑判决 产生具有固定延迟的输出事件，几乎从输入信号越过判决阈值的时刻开始。该模块提供了从均匀采样的输入信号到事件驱动的数字逻辑子系统的转换。

# 波浪 — 的输入信号
具有固定间距的离散信号 | 具有可变间距的离散信号 | 标量,标量

Details

输入信号被设置为浮点标量。输入信号可以由块继承或定义。 逻辑判决 作为具有固定节距的离散信号。

数据类型	`漂浮64`, `布尔`
复数支持	非也。

# vth — 判决阈值的值
标量,标量

Details

判决阈值的值，设置为标量。 *Vth*端口上的值确定输入信号何时延迟固定量。

数据类型	`漂浮物32` \| `漂浮64`
复数支持	非也。

# 活动 — 的输出信号
0 | 1

Details

返回的输出信号为 0 或 1.

数据类型	`漂浮64` \| `布尔`
复数支持	非也。

# 采样时间 — 采样周期的来源
继承 | 固定

Details

采样周期的来源:

# 最小延迟值 — 最小传播延迟

Details

块的最小传播延迟，设置为正标量值。对于具有固定采样周期的离散信号，实际延迟等于该参数的最大值和固定步长。

# 缓冲区大小 — 用于缓冲的阈值的交叉数

Details

可以存储在块中的待处理输出事件的数量，设置为正整数标量。