Engee 文档

Enable

为子系统创建输入端口。

类型: EnablePort

enable

图书馆中的路径:

/Basic/Ports & Subsystems/Enable

资料描述

座 Enable 允许外部信号来控制子系统的执行。 要使用此块，请将其添加到子系统块。 Subsystem.

添加到 块的 子系统 Enable 创建 激活子系统 enabled subsystem.

将两个块添加到子系统 Enable 和 Trigger 创建 触发和激活子系统 triggered enabled subsystem.

港口

输出

# OUT_1 — 子系统的外部许可信号
标量,标量

Details

权限信号进入专用端口，在子系统内部传输。

依赖关系

要使用此端口，请选中此框 Show output port .

数据类型

漂浮64
复数支持

是的

参数

主机

# States — 描述缺失
held | reset

Details

描述缺失

值

held | reset
默认值

held
程序使用名称

StatesWhenEnabling
可调谐

无
可计算

无

# Show output port — 控制分辨率信号的输出端口的显示

Details

输出端口传输外部连接到外部单元的许可信号 Subsystem，其中包含一个块 Enable .

选择此选项可在块上显示输出端口。 Enable . 选择此参数允许子系统处理分辨率信号。

默认值

false (关掉)
程序使用名称

ShowOutputPort
可调谐

无
可计算

无

Verilog代码生成

在当前实现中，仅支持*hold*模式，其中子系统保存激活之间寄存器的状态。

从激活的子系统生成的Verilog模块包括附加输入 启用. 寄存器状态（顺序逻辑）的更新仅发生在 启用=1. 组合逻辑不断被计算。

这种方法是同步的，并提供以下优点

  • 更高效、更清洁的Verilog代码;

  • 时不需要保存组合逻辑的先前状态 启用=0.

信号 启用 它起到信号的作用 有效:

  • 由 启用=0 输出值可能会更改并且无效。;

  • 由 启用=1 输出信号保证正确，并与仿真结果相对应。

由 验证生成的代码和模拟之间可能存在差异。 启用=0. 但是，当 启用=1 输出值与仿真结果完全匹配。

附加选项

C 代码生成: 是

实例