While迭代器子系统 在当前时间步长期间重复执行直到布尔表达式为true的子系统。 模块类型: SubSystem 库中的路径: /Basic/Ports & Subsystems/While Iterator Subsystem 资料描述 座 While迭代器子系统 是预先配置的块。 子系统，旨在创建一个子系统，该子系统在仿真步骤期间重复执行，直到满足逻辑条件。 执行由块控制 While迭代器 子系统内部。 使用块 While迭代器子系统 用于建模目的: 循环的等效流程图 而 或 做-而; 经过多次迭代后收敛到更精确的解的迭代算法。 港口 输入 # IC — 描述缺失 Details 描述缺失 数据类型 描述缺失 复数支持 描述缺失 # In1 — 描述缺失 Details 描述缺失 数据类型 描述缺失 复数支持 描述缺失 输出 # Out1 — 描述缺失 Details 描述缺失 数据类型 描述缺失 复数支持 描述缺失 连结 工程模型架构的实际工作 附加选项 C 代码生成: 是 Verilog 代码生成：是
