PFD

比较两个信号的相位和频率的频率相位检测器(CFD).

类型: SubSystem

图书馆中的路径:

/Mixed-Signal/PLL/Building Blocks/PFD

资料描述

座 PFD 产生具有不同填充系数的两个输出脉冲。填充因子的差异与输入信号之间的相位差成比例。在频率合成器电路，如锁相频率（PLL）系统中，块 PFD 比较参考信号和单元产生的信号的相位和频率 Ring Oscillator VCO，并确定相位误差。

# 参考资料 — 参考信号的频率
标量,标量

Details

传输参考频率的输入端口来确定相位误差。

数据类型	`漂浮64`
复数支持	非也。

# 反馈意见 — 返回信号的频率
标量,标量

Details

送返回信号的频率来确定相位误差的输出端口。在PLL系统中，输出信号为 Ring Oscillator VCO 通过时钟分频器的信号通过*反馈*端口发送回至 PFD .

数据类型	`漂浮64`
复数支持	非也。

# 向上 — 参考信号的发射频率
标量,标量

Details

发送参考信号的频率的输出端口。 *Up*和*down*端口中的信号的填充系数的差异与*参考*和*反馈*端口中的信号之间的相位差成比例。

数据类型	`漂浮64`
复数支持	非也。

# 向下 — 返回信号的发射频率
标量,标量

Details

发送返回信号的频率的输出端口。 *Up*和*down*端口中的信号的填充系数的差异与*参考*和*反馈*端口中的信号之间的相位差成比例。

数据类型	`漂浮64`
复数支持	非也。

# Deadband Compensation — 为零相位偏移附近的有源输出添加的延迟

Details

为零相位偏移附近的有源输出添加的延迟以秒为单位给出正实标量。死区是接近零相位偏移的相位偏移带，CFD的输出信号可以忽略不计。

# Enable increased buffer size — 增加缓冲区大小

Details

选择此选项可在仿真期间启用缓冲区大小增加。这将增加块缓冲区的大小。 Variable Pulse Delay 和 Logic Decision 块内 PFD . 默认情况下，此选项未选中。

# Buffer size — 仿真期间可用的输入缓冲样本数

Details

仿真期间可用的输入缓冲样本数，设置为正整数标量。此值设置块的缓冲区大小。 Variable Pulse Delay 和 Logic Decision 块内 PFD .

选择不同的仿真求解器或采样策略可以改变获得精确输出样本所需的输入样本数量。将缓冲区大小设置得足够大，以便输入缓冲区包含所有必要的输入样本。

依赖关系

若要使用此选项，请选中此框 Enable increased buffer size .

Details

座 PFD 它由两个同步D触发器（D触发器）组成。到达相应端口的参考信号和返回信号作为触发器. 两个触发器的输出经过NAND电路，作为复位信号。利用块引入_AND-NO_电路后的脉冲延迟 Variable Pulse Delay 以补偿死区。