单模数预分频器
分频输入信号的频率的整数时钟分频器。
类型: SubSystem
图书馆中的路径:
|
资料描述
座 单模数预分频器 将输入信号的频率除以一个可配置的整数值 ,其通过*端口传输到*div。 在诸如锁相频率(PLL)系统的频率合成器电路中,这些预分频器对输出频率进行分频。 环形振荡器 VCO 由整数。 在预分频器的输出端口处产生的较低频率与块的输入处的参考信号相当 PFD(相位-频率鉴别器). 单模块预分频器也称为整数时钟分频器。
港口
输出
#
clk出
—
输出时钟频率
标量,标量
Details
输出时钟频率,表示为标量。 在PLL系统中,clk out*端口连接到单元的反馈输入 *PFD(相位-频率鉴别器). *Clk out*端口的输出信号是矩形脉冲序列,其幅度为 1 V.
| 数据类型 |
|
| 复数支持 |
非也。 |